1300部真实小u女视频免费,婷婷国产天堂久久综合亚洲麋鹿

內(nèi)容簡介

　　《面向21世紀精品教材：VHDL與可編程邏輯器件應(yīng)用》從基礎(chǔ)、應(yīng)用、實踐三個角度，詳細介紹了EDA技術(shù)概況、現(xiàn)代數(shù)字系統(tǒng)設(shè)計的方法、VHDL基本設(shè)計方法、多種廠家的CPLD／FPGA及其應(yīng)用、EDA工具的使用，并論述了EDA技術(shù)在數(shù)字系統(tǒng)、數(shù)字信號處理、數(shù)字圖像處理、數(shù)字通信等領(lǐng)域的應(yīng)用，同時設(shè)計了相關(guān)實驗內(nèi)容?！睹嫦?1世紀精品教材：VHDL與可編程邏輯器件應(yīng)用》突出內(nèi)容的實用性和典型性，書中所列實例多來自科研和教學實踐活動，注重內(nèi)容的循序漸進性，且經(jīng)過檢驗?！睹嫦?1世紀精品教材：VHDL與可編程邏輯器件應(yīng)用》可作為工科高等院校電子信息類高年級本科生教材以及畢業(yè)設(shè)計參考資料，也可以作為相關(guān)專業(yè)研究生教材和參考資料，也可供從事電子信息、自動控制、計算機應(yīng)用領(lǐng)域的工程技術(shù)人員參考。

作者簡介

暫缺《VHDL與可編程邏輯器件應(yīng)用》作者簡介

圖書目錄

第1章概述
1.1 可編程ASIC綜述
1.2 電子設(shè)計自動化技術(shù)
1.3 數(shù)字系統(tǒng)的設(shè)計方法
1.4 EDA技術(shù)的發(fā)展趨勢
第2章常用數(shù)字電路設(shè)計方法
2.1 組合邏輯電路設(shè)計的一般方法
2.2 時序邏輯電路設(shè)計的一般方法
第3章 FPGA/CPLD結(jié)構(gòu)
3.1 可編程邏輯器件的基本結(jié)構(gòu)及分類
3.2 通用陣列邏輯(GAL)器件
3.3 復雜可編程邏輯器件(CPLD)
3.4 現(xiàn)場可編程門陣列(FPGA)
第4章 VHDL基礎(chǔ)
4.1 VHDL概述
4.2 VHDL的基本結(jié)構(gòu)
4.3 VHDL的數(shù)據(jù)及文字規(guī)則
4.4 VHDL操作符(OPERATORS)
4.5 VHDL順序語句(Sequential Statements)
4.6 VHDL并行語句(Concurrent Statements)
4.7 有限狀態(tài)機的設(shè)計
第5章開發(fā)軟件應(yīng)用
5.1 MAX+plusⅡ簡介
5.2 MAX+plusⅡ軟件安裝
5.3 MAX+plusⅡ應(yīng)用
5.4 ispLEVER簡介
5.5 ispLEVER開發(fā)工具的原理圖輸入
5.6 ispLEVER工具中用VHDL和VerilogHDL輸入的設(shè)計方法
第6章 Altera公司FPGA的配置
6.1 Altera公司的ByteBlasterMV并行下載電纜
6.2 使用ByteBlasterMV時的兩種配置模式
6.3 采用Altera公司配置芯片進行配置
第7章 CPLD/FPGA設(shè)計實踐
7.1 常用數(shù)字電路模塊的描述
7.2 基本時序邏輯電路的VHDL描述
7.3 常用算法VHDL實現(xiàn)
7.4 數(shù)字濾波器的FPGA實現(xiàn)
7.5 A/D采樣控制器的設(shè)計
7.6 二進制頻移鍵控(FSK)調(diào)整與解調(diào)的VHDL實現(xiàn)
7.7 正弦波信號發(fā)生器的設(shè)計
7.8 圖像序列累加器的FPGA設(shè)計
第8章實驗指導
……
附錄 SH-EDA實驗系統(tǒng)簡介
參考文獻