單片機(jī)及嵌入式系統(tǒng)（第二版）

第1章嵌入式計(jì)算機(jī)系統(tǒng)設(shè)計(jì)概述
1.1概述
1.1.1嵌入式計(jì)算機(jī)系統(tǒng)的定義
1.1.2嵌入式計(jì)算機(jī)系統(tǒng)的構(gòu)成
1.2嵌入式計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)要求和設(shè)計(jì)步驟
1.2.1系統(tǒng)設(shè)計(jì)的基本要求
1.2.2系統(tǒng)設(shè)計(jì)的步驟
1.2.3嵌入式系統(tǒng)的硬軟件協(xié)同設(shè)計(jì)
1.2.4系統(tǒng)設(shè)計(jì)中應(yīng)注意的問題
習(xí)題
第2章MCS-51單片機(jī)的基本結(jié)構(gòu)
2.1MCS-51單片機(jī)的構(gòu)成
2.1.IMCS-51單片機(jī)家族
2.1.2MCS-51單片機(jī)的內(nèi)部結(jié)構(gòu)
2.1.3MCS-51單片機(jī)外部引線
2.2MCS-51單片機(jī)的內(nèi)部結(jié)構(gòu)
2.2.1MCS-51的CPU
2.2.2MCS-51單片機(jī)的存儲(chǔ)器組織
2.2.3MCS-51的輸入輸出接口
2.3MCS-51單片機(jī)的時(shí)序
2.3.1MCS-51的三種周期
2.3.2指令執(zhí)行時(shí)序
2.4MCS-51單片機(jī)的相關(guān)問題
2.4.1復(fù)位
2.4.2時(shí)鐘電路
2.4.3編程和校驗(yàn)
2.5MCS-51指令系統(tǒng)及匯編語言程序設(shè)計(jì)
2.5.1MCS-51的指令編碼
2.5.2指令系統(tǒng)中用到的符號(hào)
2.5.3指令尋址方式
2.5.4MCS-51的指令系統(tǒng)
2.5.5匯編語言程序設(shè)計(jì)
2.5.6匯編語言程序的開發(fā)過程
2.6MCS-51的總線擴(kuò)展
2.6.1MCS-51單片機(jī)構(gòu)成的最小系績
2.6.2MCS-51的總線擴(kuò)展
2.7MCS-51的外部存儲(chǔ)器
2.7.1存儲(chǔ)器的分類
2.7.2存儲(chǔ)器的主要性能指標(biāo)
2.7.3RAM的連接使用
2.7.4只讀存儲(chǔ)器
2.8輸入輸出技術(shù)
2.8.1外設(shè)接口的編址方式
2.8.2外設(shè)接口的基本模型
2.8.3程序控制輸入輸出
2.8.4查詢方式
2.8.5中斷方式
2.8.6中斷控制器8259
2.9MCS-51定時(shí)器／計(jì)數(shù)器
2.9.1工作方式
2.9.2定時(shí)器／計(jì)數(shù)器的控制寄存器
2.9.3定時(shí)器／計(jì)數(shù)器的應(yīng)用
2.10MCS-51的串行接口
2.10.1概述
2.10.2MCS-51單片機(jī)串行口的控制寄存器
2.10.3串行口的工作方式
2.10.4串行口的應(yīng)用
習(xí)題
第3章嵌入式系統(tǒng)總線及接口技術(shù)
3.1總線概述
3.1.1總線概述
3.1.2內(nèi)總線
3.1.3外總線
3.2總線驅(qū)動(dòng)與控制
3.2.1總線競爭與負(fù)載計(jì)算
3.2.2總線驅(qū)動(dòng)與控制的實(shí)現(xiàn)
3.3MCS-51的總線擴(kuò)展
3.3.1概述
3.3.2擴(kuò)展總線的形成
3.4擴(kuò)展總線上的典型外設(shè)接口
3.4.1可編程并行接口8255
3.4.2鍵盤接口
3.4.3打印機(jī)接口
3.4.4顯示器接口
3.4.5光電隔離輸入輸出接口
3.4.6數(shù)／模(D／A)變換器接口
3.4.7模／數(shù)變換器接口
3.4.8電機(jī)接口
習(xí)題
第4章嵌入式計(jì)算機(jī)系統(tǒng)軟件
4.1嵌入式系統(tǒng)軟件概述
4.1.1最小系統(tǒng)
4.1.2駐留監(jiān)控程序
4.2嵌入式系統(tǒng)實(shí)時(shí)操作系統(tǒng)內(nèi)核開發(fā)
4.2.1嵌入式操作系統(tǒng)的特點(diǎn)
4.2.2實(shí)時(shí)內(nèi)核所涉及的概念..
4.2.3實(shí)時(shí)內(nèi)核的開發(fā)
4.2.4嵌入式操作系統(tǒng)的移植
4.3用戶程序的開發(fā)
4.3.1用戶程序的基本要求
4.3.2用戶程序的開發(fā)過程
4.3.3高級(jí)語言與匯編語言混合編程
習(xí)題
第5章嵌入式系統(tǒng)的可靠性設(shè)計(jì)
5.1概述
5.1.1可靠性的基本指標(biāo)
5.1.2故障因素
5.2故障檢測技術(shù)
5.2.1嵌入式系統(tǒng)的脫機(jī)自檢
5.2.2嵌入式系統(tǒng)的在線故障檢測
5.3硬件可靠性設(shè)計(jì)
5.3.1硬件故障
5.3.2影響硬件可靠性的因素
5.3.3硬件可靠性措施
5.4軟件可靠性設(shè)計(jì)
5.4.1軟件故障的特點(diǎn)
5.4.2軟件可靠性指標(biāo)
5.4.3軟件錯(cuò)誤的來源
5.4.4軟件可靠性模型
5.4.5提高軟件可靠性的方法
5.5系統(tǒng)的抗干擾設(shè)計(jì)
5.5.1抗干擾的三要素
5.5.2干擾的來源及耦合方式
5.5.3系統(tǒng)的抗干擾措施
5.6總線的有關(guān)問題
5.6.1總線上的交叉串?dāng)_
5.6.2總線的延時(shí)
5.6.3總線上的反射與終端網(wǎng)絡(luò)
5.7可靠性的總體設(shè)計(jì)
5.7.1設(shè)計(jì)過程
5.7.2可靠性的分配方法
習(xí)題
第6章基于SOC的嵌入式系統(tǒng)
6.1概述
6.1.1PXA27X一般介紹
6.1.2IntelXScale結(jié)構(gòu)
6.2ARM處理器
6.2.1ARM處理器系列
6.2.2ARM處理器工作模式及寄存器
6.2.3ARM指令系統(tǒng)
6.2.4ARM的異常中斷處理
6.3IntelPXA27X介紹
6.3.1PXA27X的結(jié)構(gòu)
6.3.2PXA27X的內(nèi)部存儲(chǔ)器
6.3.3PXA27X的外部存儲(chǔ)器控制器
6.3.4PXA27X的中斷控制器
6.3.5PXA27X的鍵盤接口
6.3.6PXA27X的通用輸入輸出接口GPIO
6.4PXA27X的開發(fā)與應(yīng)用
6.4.1PXA27X開發(fā)平臺(tái)
6.4.2PXA27X的應(yīng)用
習(xí)題
第7章基于專用芯片的嵌入式系統(tǒng)
7.1概述
7.1.1數(shù)字系統(tǒng)設(shè)計(jì)的發(fā)展
7.1.2IP核
7.1.3數(shù)字系統(tǒng)的設(shè)計(jì)方法
7.2設(shè)計(jì)語言與工具
7.2.1EDA工具軟件分類
7.2.2硬件描述語言HDL
7.2.3SystemC
7.2.4QuartusII
7.3基于VHDL的CPU設(shè)計(jì)
7.3.1單元電路的設(shè)計(jì)
7.3.2CPU設(shè)計(jì)概要
7.4SOC設(shè)計(jì)
7.4.1概述
7.4.2SOC片內(nèi)總線
7.4.3IP核設(shè)計(jì)與復(fù)用
7.4.4SOC設(shè)計(jì)舉例
7.5基于可配置處理器的SOC設(shè)計(jì)
7.5.1問題的由來
7.5.2TensilicaXtensa可配置處理器
習(xí)題
參考文獻(xiàn)