嵌入式多核系統(tǒng)軟件開發(fā)·嵌入式Intel體系結(jié)構(gòu)實用指南

譯者序
前言
致謝
第1章 緒論
1.1 寫作目的
1.2 多核處理器的出現(xiàn)
1.3 多處理器系統(tǒng)不是一項新技術(shù)
1.4 應(yīng)用程序需要采用多線程
1.5 軟件是負擔(dān)還是機遇
1.6 什么是嵌入式
1.7 嵌入式有何獨特性
本章小結(jié)
第2章 基本系統(tǒng)和處理器體系結(jié)構(gòu)
2.1 性能
2.2 嵌入式Intel體系結(jié)構(gòu)處理器發(fā)展歷程
2.2.1 Intel 186處理器
2.2.2 Intel 386處理器
2.2.3 Intel 486處理器
2.2.4 Intel Pentium處理器
2.2.5 Intel Pentium Ⅲ處理器
2.2.6 Intel Pentium Ⅳ處理器
2.2.7 Intel Pentium M處理器
2.2.8 Intel Xeon LV及ULV雙核處理器和Intel Xeon 5100系列雙核處理器
2.2.9 嵌入式Intel Core2雙核處理器
2.2.10 Intel Xeon 5300系列四核處理器
2.3 嵌入式系統(tǒng)及其處理器的發(fā)展趨勢
2.3.1 未來45nm工藝嵌入式處理器
2.3.2 Intel Atom處理器內(nèi)核
2.3.3 Tolapai片上系統(tǒng)加速器
2.4 x86匯編語言指導(dǎo)
2.4.1 x86匯編基礎(chǔ)
2.4.2 提示1：關(guān)注小范圍
2.4.3 提示2：快速識別源操作數(shù)和目標(biāo)操作數(shù)
2.4.4 提示3：了解基本寄存器和存儲器訪問
2.4.5 提示4：熟悉常用操作
2.4.6 提示5：把參考手冊當(dāng)成好助手
2.4.7 提示6：注意編譯器的優(yōu)化
2.4.8 提示7：反匯編與源程序的相關(guān)性
2.4.9 匯編實例指南
本章小結(jié)
相關(guān)閱讀
第3章 多核處理器與嵌入式
3.1 采用多核處理器的目的
3.2 多核處理器體系結(jié)構(gòu)
3.2.1 同構(gòu)多核與異構(gòu)多核
3.2.2 對稱多核與非對稱多核
3.3 多核處理器給嵌入式系統(tǒng)帶來的好處
3.4 嵌入式市場與多核處理器
3.4.1 無線通信基礎(chǔ)設(shè)施
3.4.2 工業(yè)控制
3.4.3 國家機關(guān)的應(yīng)用
3.4.4 企業(yè)基礎(chǔ)安全
3.4.5 車載娛樂
3.4.6 互動終端
3.4.7 語音及整合通信
3.4.8 數(shù)字安全監(jiān)控
3.4.9 存儲
3.4.10 醫(yī)療
3.5 多核處理器的性能評價
3.5.1 單核性能基準(zhǔn)測試程序
3.5.2 多核性能基準(zhǔn)測試程序
3.5.3 功耗基準(zhǔn)測試
3.5.4 應(yīng)用性能評價
3.5.5 嵌入式系統(tǒng)的性能特點
3.5.6 審查基準(zhǔn)測試程序數(shù)據(jù)
本章小結(jié)
相關(guān)閱讀
第4章 移植到Intel多核處理器
4.1 移植到Intel體系結(jié)構(gòu)
4.1.1 32位與64位支持
4.1.2 字節(jié)順序：大端與小端
4.1.3 關(guān)于BIOS和OS
4.2 支持SMP操作系統(tǒng)
4.2.1 基本MESI協(xié)議
4.2.2 設(shè)備驅(qū)動程序和內(nèi)核程序
4.3 多核處理器開發(fā)工具的發(fā)展
4.3.1 OpenMP
4.3.2 自動并行化
4.3.3 猜測預(yù)執(zhí)行
4.3.4 線程庫
4.3.5 圖形設(shè)計工具
4.3.6 調(diào)試
4.3.7 性能分析工具
本章小結(jié)
相關(guān)閱讀
第5章 標(biāo)量優(yōu)化與可用性
5.1 編譯器優(yōu)化
5.1.1 一般優(yōu)化
5.1.2 高級優(yōu)化
5.1.3 高級優(yōu)化選項
5.1.4 輔助優(yōu)化
5.2 優(yōu)化流程
5.3 可用性
5.3.1 診斷
5.3.2 兼容性
5.3.3 編譯時間
5.3.4 預(yù)編譯頭文件
5.3.5 并行編譯
5.3.6 代碼規(guī)模
5.3.7 代碼覆蓋
5.3.8 調(diào)試優(yōu)化結(jié)果
本章小結(jié)
相關(guān)閱讀
第6章 線程級并行優(yōu)化
6.1 并行化基礎(chǔ)知識
6.1.1 線程
6.1.2 分解
6.1.3 可伸縮性
6.1.4 并行處理的局限性
6.1.5 線程技術(shù)需求
6.2 線程開發(fā)周期
6.2.1 分析
6.2.2 設(shè)計與實現(xiàn)
6.2.3 調(diào)試
6.2.4 調(diào)整
本章小結(jié)
相關(guān)閱讀
第7章 案例研究：數(shù)據(jù)分解
7.1 案例概述
7.2 構(gòu)建過程
7.3 分析
7.4 設(shè)計和實現(xiàn)
7.5 調(diào)試
7.6 調(diào)整
本章小結(jié)
第8章 案例研究：功能分解
8.1 Snon
8.1.1 程序簡介
8.1.2 構(gòu)建過程
8.2 分析
8.2.1 串行優(yōu)化
8.2.2 基準(zhǔn)
8.2.3 串行優(yōu)化結(jié)果
8.2.4 執(zhí)行時間分析
8.2.5 函數(shù)調(diào)用關(guān)系圖
8.3 設(shè)計與實現(xiàn)
8.3.1 線程化Snort
8.3.2 代碼修改
8.3.3 流定位
8.3.4 流定位的代碼修改
8.4 Snort調(diào)試
8.5 調(diào)整
本章小結(jié)
第9章 虛擬化和分區(qū)
9.1 概述
9.2 虛擬化和分區(qū)
9.2.1 VMM體系結(jié)構(gòu)
9.2.2 虛擬化的應(yīng)用模型和優(yōu)點
9.2.3 電信／嵌入式領(lǐng)域中的應(yīng)用前景
9.3 技術(shù)和設(shè)計因素
9.4 虛擬化的電信實例
9.4.1 建立和配置BKM
9.4.2 計算和網(wǎng)絡(luò)L／O性能
本章小結(jié)
相關(guān)閱讀
第10章 迎接低功耗Intel體系結(jié)構(gòu)
10.1 體系結(jié)構(gòu)
10.1.1 順序執(zhí)行
10.1.2 節(jié)能軟件的多種技術(shù)
10.2 嵌入式系統(tǒng)調(diào)試
10.2.1 嵌入式系統(tǒng)調(diào)試歷史概述
10.2.2 JTAG和嵌入式調(diào)試未來發(fā)展趨勢
10.2.3 硬件平臺的構(gòu)建
10.2.4 操作系統(tǒng)和設(shè)備驅(qū)動程序調(diào)試
10.2.5 應(yīng)用程序調(diào)試
10.2.6 多核調(diào)試的考慮因素
本章小結(jié)
第11章 總結(jié)、趨勢和結(jié)論
11.1 發(fā)展趨勢
11.1.1 處理器發(fā)展趨勢
11.1.2 軟件挑戰(zhàn)
11.1.3 帶寬挑戰(zhàn)
11.2 結(jié)論
附錄
術(shù)語表