PCL Express體系結構導讀

序
前言
第Ⅰ篇 PCI體系結構概述
　第1章 PCI總線的基本知識
　　1.1 PCI總線的組成結構
　　　1.1.1 HOST主橋
　　　1.1.2 PCI總線
　　　1.1.3 PCI設備
　　　1.1.4 HOST處理器
　　　1.1.5 PCI總線的負載
　　1.2 PCI總線的信號定義
　　　1.2.1 地址和數(shù)據(jù)信號
　　　1.2.2 接口控制信號
　　　1.2.3 仲裁信號
　　　1.2.4 中斷請求等其他信號
　　1.3 PCI總線的存儲器讀寫總線事務
　　　1.3.1 PCI總線事務的時序
　　　1.3.2 Posted和NonPosted傳送方式
　　　1.3.3 HOST處理器訪問PCI設備
　　　1.3.4 PCI設備讀寫主存儲器
　　　1.3.5 Delayed傳送方式
　　1.4 PCI總線的中斷機制
　　　1.4.1 中斷信號與中斷控制器的連接關系
　　　1.4.2 中斷信號與PCI總線的連接關系
　　　1.4.3 中斷請求的同步
　　1.5 PCIX總線簡介
　　　1.5.1 Split總線事務
　　　1.5.2 總線傳送協(xié)議
　　　1.5.3 基于數(shù)據(jù)塊的突發(fā)傳送
　　1.6 小結
　第2章 PCI總線的橋與配置
　　2.1 存儲器域與PCI總線域
　　　2.1.1 CPU域、DRAM域與存儲器域
　　　2.1.2 PCI總線域
　　　2.1.3 處理器域
　　2.2 HOST主橋
　　　2.2.1 PCI設備配置空間的訪問機制
　　　2.2.2 存儲器域地址空間到PCI總線域地址空間的轉換
　　　2.2.3 PCI總線域地址空間到存儲器域地址空間的轉換
　　　2.2.4 x86處理器的HOST主橋
　　2.3 PCI橋與PCI設備的配置空間
　　　2.3.1 PCI橋
　　　2.3.2 PCI Agent設備的配置空間
　　　2.3.3 PCI橋的配置空間
　　2.4 PCI總線的配置
　　　2.4.1 Type 01h和Type 00h配置請求
　　　2.4.2 PCI總線配置請求的轉換原則
　　　2.4.3 PCI總線樹Bus號的初始化
　　　2.4.4 PCI總線Device號的分配
　　2.5 非透明PCI橋
　　　2.5.1 Intel 21555中的配置寄存器
　　　2.5.2 通過非透明橋片進行數(shù)據(jù)傳遞
　　2.6 小結
　第3章 PCI總線的數(shù)據(jù)交換
第Ⅱ篇 PCI Express體系結構概述
　第4章 PCIe總線概述
　第5章 Montevina的MCH和ICH
　第6章 PCIe總線的事務層
　第7章 PCIe總線的數(shù)據(jù)鏈路層與物理層
　第8章 PCIe總線的鏈路訓練與電源管理
　第9章 流量控制
　第10章 MSI和MSIX中斷機制 　
　第11章 PCI/PCIe總線的序
　第12章 PCIe總線的應用
　第13章 PCIe總線與虛擬化技術
第Ⅲ篇 Linux與PCI總線
　第14章 Linux PCI的初始化過程
　第15章 Linux PCI的中斷處理
參考文獻