計算機(jī)組成原理實踐教程：從邏輯門到CPU

目錄第1章數(shù)據(jù)表示實驗1
1.1補碼表示實驗1
1.2浮點數(shù)表示實驗6
1.3漢字編碼實驗12
1.4奇偶校驗實驗14
1.5海明校驗碼設(shè)計實驗18
1.6CRC校驗碼設(shè)計實驗21
1.7編碼流水傳輸實驗28

第2章運算器組成實驗31
2.1可控加減法電路設(shè)計實驗31
2.24位快速加法器設(shè)計實驗33
2.3多位快速加法器設(shè)計實驗37
2.432位ALU設(shè)計實驗39
2.5陣列乘法器設(shè)計實驗41
2.6原碼1位乘法器設(shè)計實驗44
2.7補碼1位乘法器設(shè)計實驗46

第3章存儲系統(tǒng)實驗50
3.1RAM組件實驗50
3.2存儲器擴(kuò)展實驗51
3.3MIPS RAM設(shè)計實驗54
3.4MIPS寄存器文件設(shè)計實驗56
3.5Cache軟件仿真實驗57
3.6Cache性能分析實驗61
3.7Cache硬件設(shè)計實驗66
3.8虛擬存儲器軟件仿真實驗71

第4章MIPS匯編程序設(shè)計實驗75
4.1MIPS體系結(jié)構(gòu)75
4.2MIPS指令集78
4.3MIPS匯編入門83
4.4MIPS編程進(jìn)階904.5MIPS程序設(shè)計實驗94

第5章MIPS處理器設(shè)計實驗99
5.1MIPS單周期處理器設(shè)計實驗99
5.2MIPS多周期處理器設(shè)計實驗110
5.3微程序控制器設(shè)計實驗116
5.5基于FPGA的單周期處理器實驗118

第6章MIPS五段流水機(jī)制設(shè)計實驗120
6.1理想流水線CPU設(shè)計實驗120
6.2氣泡流水線CPU設(shè)計實驗125
6.3重定向流水線CPU設(shè)計實驗133
6.4基于FPGA的流水CPU實驗136
6.5動態(tài)分支預(yù)測機(jī)制設(shè)計實驗137

第7章輸入輸出系統(tǒng)實驗142
7.1AHBLite總線設(shè)計實驗142
7.2程序查詢控制方式編程實驗145
7.3中斷服務(wù)程序編程實驗148
7.4單級中斷機(jī)制設(shè)計實驗150
7.5多級中斷機(jī)制設(shè)計實驗158
7.6流水中斷機(jī)制設(shè)計實驗161

第8章Logisim用戶指南163
8.1新手上路163
8.2Logisim值傳遞算法168
8.3庫和屬性170
8.4子電路173
8.5線路178
8.6組合邏輯分析181
8.7菜單功能說明185
8.8存儲組件1888.9日志190
8.10命令行測試193
8.11應(yīng)用偏好設(shè)置196
8.12工程選項199
8.13Logisim的不足之處201
8.14Logisim總結(jié)201

第9章Logisim庫參考手冊204
9.1線路庫204
9.2邏輯門庫208
9.3復(fù)用器庫211
9.4運算器庫214
9.5存儲庫218
9.6輸入輸出庫225
9.7基礎(chǔ)庫229

第10章MARS用戶指南232
10.1MARS集成開發(fā)環(huán)境232
10.2交互式調(diào)試功能 236
10.3MARS系統(tǒng)設(shè)置237
10.4MARS命令行模式240
10.5MARS系統(tǒng)調(diào)用242
10.6MARS插件246
10.7MIPS異常處理程序253
10.8MARS偽指令255
10.9MARS宏指令256

參考文獻(xiàn)261