亚洲vs日韩vs欧美vs久久,久久99国产综合精品婷婷 ,精品足交视频网站

內(nèi)容簡介

　　FPGA（現(xiàn)場可編程門陣列）是在PAL、GAL等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它作為專用集成電路（ASIC）領域中的一種半定制電路出現(xiàn)，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。本書從數(shù)字電路基礎講起，接著向讀者介紹硬件描述語言Verilog HDL的用法，然后選擇8位計算機系統(tǒng)——GAME BOY掌上游戲機作為實戰(zhàn)項目，向大家詳細介紹CPU內(nèi)核和外設的架構和設計，引導讀者設計兼容的硬件。本書介紹了基本的計算機架構；如何實現(xiàn)CPU基本的計算功能，再實現(xiàn)更為復雜的程序控制；視頻發(fā)生器和音頻發(fā)生器的使用方法和實現(xiàn)方法；一些用于輔助加速相關硬件設計的比較有效的仿真和調(diào)試工具；現(xiàn)代CPU技術的發(fā)展和限制。本書適合電子、信息工程、通信工程、自動化、計算機科學與技術等相關專業(yè)高校學生閱讀，也適合電子工程師和想學習FPGA使用方法的電子愛好者閱讀。？

作者簡介

　　張文挺亞德諾半導體公司數(shù)字信號處理器軟件應用工程師、《無線電》雜志作者、開源愛好者。在《無線電》雜志上撰寫項目制作教程近 10 年，發(fā)表了STM32、FPGA 等熱門平臺的入門教程。曾獲 ADI 杰出貢獻獎、MC-REU優(yōu)秀論文海報獎等獎項，參與多個開源軟硬件項目開發(fā)，在開源半導體協(xié)會會議上發(fā)表過演講。

圖書目錄

第 1章軟件之下的世界
1．1　什么是 FPGA
1．1．1　FPGA有什么功能？
1．1．2　FPGA與單片機有可比性嗎？
1．1．3　學習FPGA有什么意義？
1．2　邏輯門和可編程邏輯門
1．2．1　74系列芯片
1．2．2　CPLD和FPGA
1．2．3　如何選擇FPGA芯片
1．3　FPGA與游戲機
第　2章數(shù)字電路基礎
2．1　數(shù)字的表示
2．1．1　進制
2．1．2　無符號整數(shù)類型
2．1．3　有符號整數(shù)類型
2．1．4　定點類型
2．1．5　浮點類型
2．1．6　BCD編碼
2．1．7　總結
2．2　組合邏輯
2．2．1　邏輯說明舉例
2．2．2　搭建電路
2．2．3　使用Xilinx FPGA搭建
2．3　時序邏輯
2．3．1　鎖存器與觸發(fā)器
2．3．2　實例1 ：燈
2．3．3　實例2 ：計數(shù)器
2．3．4　總結
2．4　狀態(tài)機
2．4．1　什么是狀態(tài)機
2．4．2　用邏輯電路實現(xiàn)狀態(tài)機
2．5　Verilog語法基礎
2．5．1　程序模塊
2．5．2　模塊參數(shù)
2．5．3　內(nèi)部信號定義
2．5．4　表達式和運算符
2．5．5　數(shù)值表示
2．5．6　程序語句assign
2．5．7　程序語句always
2．5．8　練習
2．6　Verilog語法應用
2．6．1　上一節(jié)練習答案
2．6．2　Verilog中的其他語句
2．6．3　Verilog中的雙向信號
2．6．4　仿真
2．6．5　使用Intel FPGA
2．6．6　使用Xilinx FPGA
2．6．7　總結
第　3章 CPU
3．1　存儲程序與假想CPU
3．1．1　上節(jié)作業(yè)
3．1．2　CPU是做什么的
3．1．3　CPU執(zhí)行的程序
3．1．4　CPU的存儲
3．2　SM83 CPU介紹
3．2．1　LR35902簡介
3．2．2　SM83指令集架構
3．2．3　SM83指令編碼
3．2．4　關于指令集設計
3．2．5　作業(yè)
3．3　實現(xiàn)CPU基本部件
3．3．1　目標
3．3．2　分析
3．3．3　設計數(shù)據(jù)路徑
3．3．4　設計控制單元
3．3．5　總結
3．4　實現(xiàn)CPU數(shù)據(jù)路徑
3．4．1　設計
3．4．2　實現(xiàn)數(shù)據(jù)路徑
3．4．3　實現(xiàn)指令內(nèi)存
3．4．4　實現(xiàn)寄存器組
3．4．5　實現(xiàn)算術邏輯單元
3．4．6　實現(xiàn)主數(shù)據(jù)路徑
3．4．7　總結
3．5　實現(xiàn)CPU控制單元
3．5．1　控制單元
3．5．2　控制單元模塊定義
3．5．3　狀態(tài)機框架
3．5．4　取操作碼階段/取立即數(shù)階段
3．5．5　執(zhí)行階段
3．5．6　測試程序
3．5．7　仿真
3．6　SM83設計細節(jié)
3．6．1　SM83微架構設計
3．6．2　設計建議
3．6．3　總結
第　4章外圍
4．1　視頻信號
4．1．1　像素數(shù)據(jù)
4．1．2　視頻掃描
4．1．3　視頻信號
4．1．4　用FPGA產(chǎn)生視頻信號
4．1．5　總結
4．2　視頻發(fā)生器介紹
4．2．1　圖像的來源
4．2．2　圖層
4．2．3　背景
4．2．4　精靈
4．2．5　窗口
4．2．6　使用
4．2．7　程序模板
4．2．8　背景圖層顯示
4．2．9　窗口顯示
4．2．10　精靈顯示
4．2．11　寄存器設定
4．2．12　總結
4．3　視頻發(fā)生器設計
4．3．1　大體設計
4．3．2　實現(xiàn)
4．3．3　總結
4．4　音頻信號
4．4．1　聲波的數(shù)字表示
4．4．2　PCM的傳輸
4．4．3　I2S/DSP的實現(xiàn)
4．4．4　AC Link的實現(xiàn)
4．4．5　總結
4．5　音頻發(fā)生器介紹
4．5．1　GB PSG的基本介紹
4．5．2　GB PSG的功能和使用方法
4．5．3　總結
4．6　音頻發(fā)生器實現(xiàn)
4．6．1　CPU接口和寄存器
4．6．2　方波通道
4．6．3　采樣通道和雜波通道
4．6．4　總結
4．7　定時器
4．7．1　定時器的功能和使用方法
4．7．2　定時器模塊接口
4．7．3　總線讀寫
4．7．4　定時功能實現(xiàn)
4．7．5　總結
4．8　總線互聯(lián)
4．8．1　8080總線
4．8．2　Verilog 8080總線互聯(lián)
4．9　DMA
4．9．1　GB的DMA
4．9．2　GB的總線
4．9．3　Verilator工具介紹
4．9．4　使用Verilator工具
4．9．5　使用C++配合Verilator進行仿真
4．9．6　使用C++擴展Verilator仿真
4．9．7　配合Shell腳本實現(xiàn)基本的單元測試
4．9．8　總結
第　5章現(xiàn)代計算機架構
5．1　RISC-V基礎指令集
5．1．1　RISC處理器的歷史
5．1．2　RISC-V架構簡介
5．1．3　RISC-V指令集模塊
5．1．4　RISC-V基礎指令集：RV32I
5．1．5　ISA設計要點
5．1．6　總結
5．2　緩存與內(nèi)存層級
5．2．1　簡介
5．2．2　內(nèi)存層級
5．2．3　緩存的設計
5．2．4　總結
5．3　虛擬內(nèi)存與權限層級
5．3．1　簡介
5．3．2　虛擬內(nèi)存
5．3．3　RISC-V虛擬內(nèi)存
5．3．4　權限層級
5．3．5　總結
5．4　超標量與亂序執(zhí)行
5．4．1　CPU架構與CPU微架構
5．4．2　常見的CPU微架構設計
5．5　現(xiàn)代CPU設計制約
5．5．1　摩爾定律
5．5．2　縮放定律
5．5．3　黑暗之硅
5．5．4　總結
第　6章最后的話
6．1　總結
6．1．1　回顧
6．1．2　成果
6．1．3　在這之后